全流水線高速AES＿GCM算法的FPGA優(yōu)化設(shè)計(jì)

摘要： 隨著高速有線網(wǎng)絡(luò)的快速發(fā)展，應(yīng)用場景越來越多樣，相應(yīng)帶來的數(shù)據(jù)傳輸?shù)劝踩珕栴}也越來越突出，所以需要研究適用于更高速度網(wǎng)絡(luò)的數(shù)據(jù)加密及認(rèn)證方法.本文結(jié)合高速網(wǎng)絡(luò)發(fā)展和應(yīng)用背景，對AES＿GCM算法深入分析，縮短其關(guān)鍵路徑，使其效率最大化，采用Karatsuba乘法器和快速求余對GHash算法進(jìn)行了進(jìn)一步優(yōu)化，設(shè)計(jì)了一種基于GHash結(jié)構(gòu)優(yōu)化的高速并行的全流水線AES＿GCM松耦合...