一種高壓低功耗比較器電路的設(shè)計

摘要： 提出了一種高壓低功耗比較器電路。該電路基于0.5μm CMOS工藝設(shè)計，采用差分對單端輸出結(jié)構(gòu)，利用高壓PMOS尾電流進行偏置，實現(xiàn)了降低功耗的目的。結(jié)果表明，該電路靜態(tài)電流約為8.25μA,工作電壓范圍為3～18 V,輸入失調(diào)電壓為5 mV,輸入失調(diào)電流約6 fA,輸入偏置電流約2.5 pA。該電路適用于低功耗、高壓模擬模擬集成電路領(lǐng)域。