增量型Σ-Δ調(diào)制器優(yōu)化設(shè)計(jì)算法研究

摘要： 提出了一種用于增量型Σ-ΔADC的調(diào)制器設(shè)計(jì)的算法。該算法針對(duì)增量型Σ-ΔADC中的積分器系數(shù)進(jìn)行優(yōu)化，采用兩步式搜索的方法，對(duì)可能的最優(yōu)解組合進(jìn)行多次求解與對(duì)比分析。基于該算法，設(shè)計(jì)了一種16位40 kS/s增量型Σ-ΔADC。可以對(duì)ADC電路的有效精度和輸入采樣速率這兩個(gè)性能指標(biāo)進(jìn)行有效調(diào)節(jié)及優(yōu)化。仿真結(jié)果表明，采用所提出的優(yōu)化設(shè)計(jì)算法可以將ADC的輸入采樣速度由40 kS...