一種面向ZynqNet硬件加速器的緩存優(yōu)化結(jié)構(gòu)設(shè)計

摘要： 卷積神經(jīng)網(wǎng)絡(luò)ZynqNet廣泛應(yīng)用于邊緣設(shè)備，但是現(xiàn)有FPGA硬件加速方案的幀率都小于30 FPS,較難滿足實時性要求強的場景。文章聚焦于ZynqNet的FPGA加速性能提升，設(shè)計了基于多特征塊并行計算結(jié)構(gòu)，優(yōu)化對Expand層的支持，增強了特征的復(fù)用，優(yōu)化輸出緩存，并可有效減少訪存次數(shù)；設(shè)計了深度優(yōu)先的特征和權(quán)重緩存機制，采用多Bank的緩存方式，僅需一個周期就能完成特征和權(quán)...