電源開關(guān)噪聲耦合干擾高速信號的分析及優(yōu)化方法研究

摘要： 在電子系統(tǒng)中，高速電路設(shè)計面臨的問題，歸根結(jié)底是噪聲的問題。在實際的高速電路設(shè)計生產(chǎn)過程中，仿真模型與實際PCB的偏差、設(shè)計的不合理、PCB制板過程中產(chǎn)生的誤差等因素，造成信號完整性和電源完整性問題缺乏系統(tǒng)深入的分析。針對此類問題，開展了電源開關(guān)噪聲對高速信號產(chǎn)生耦合干擾的分析和優(yōu)化方法研究。首先對信號完整性和電源完整性的理論進行介紹，進而針對某主板設(shè)計過程中存在的電源開關(guān)噪聲...