超長指令字DSP標(biāo)量訪存單元的設(shè)計(jì)與優(yōu)化

摘要： 近年來，隨著集成電路技術(shù)的發(fā)展處理器與存儲器之間的速度差異越來越大，存儲器愈發(fā)成為制約計(jì)算系統(tǒng)性能的瓶頸。對于嵌入式、低功耗領(lǐng)域的DSP而言，其架構(gòu)和應(yīng)用場景與通用CPU不同，CPU的訪存設(shè)計(jì)難以滿足DSP的訪存需求。針對超長指令字DSP在訪存實(shí)時(shí)性、順序與固定延遲、高效數(shù)據(jù)一致性方面的需求，設(shè)計(jì)了一種適用于DSP的標(biāo)量訪存單元，可配置的設(shè)計(jì)能夠滿足DSP的訪存實(shí)時(shí)性；基于ID...