混合精度頻域卷積神經(jīng)網(wǎng)絡(luò)FPGA加速器設(shè)計(jì)

摘要： 深度卷積神經(jīng)網(wǎng)絡(luò)具有模型大、計(jì)算復(fù)雜度高的特點(diǎn)，難以部署到硬件資源有限的現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）中?；旌暇染矸e神經(jīng)網(wǎng)絡(luò)可在模型大小和準(zhǔn)確率之間做出權(quán)衡，從而為降低模型內(nèi)存占用提供有效方案。快速傅里葉變換作為一種快速算法，可將傳統(tǒng)空間域卷積神經(jīng)網(wǎng)絡(luò)變換至頻域，從而有效降低模型計(jì)算復(fù)雜度。提出一個(gè)基于FPGA的8 bit和16 bit混合精度頻域卷積神經(jīng)網(wǎng)絡(luò)加速器設(shè)計(jì)。該加速...