低測(cè)試逃逸的晶圓級(jí)適應(yīng)性測(cè)試方法

摘要： 為了降低集成電路中測(cè)試成本，提高測(cè)試質(zhì)量，該文提出一種低測(cè)試逃逸率的晶圓級(jí)適應(yīng)性測(cè)試方法。該方法根據(jù)歷史測(cè)試數(shù)據(jù)中測(cè)試項(xiàng)檢測(cè)故障晶粒的有效性篩選測(cè)試集，降低待測(cè)晶圓的測(cè)試成本。同時(shí)，分析晶粒鄰域參數(shù)波動(dòng)程度，將存在波動(dòng)晶粒的參數(shù)差異進(jìn)行放大并建模，提高該類晶粒質(zhì)量預(yù)測(cè)模型的分類準(zhǔn)確率；無(wú)波動(dòng)的晶粒使用有效測(cè)試集建模的方法進(jìn)行質(zhì)量預(yù)測(cè)，減少測(cè)試逃逸的風(fēng)險(xiǎn)。根據(jù)實(shí)際晶圓生產(chǎn)數(shù)據(jù)的實(shí)...