低面積與低延遲開銷的三節(jié)點翻轉容忍鎖存器設計

摘要： 隨著納米級CMOS集成電路的不斷發(fā)展，鎖存器極易受惡劣的輻射環(huán)境影響，由此引發(fā)的多節(jié)點翻轉問題越來越嚴重。該文提出一種基于雙聯(lián)互鎖存儲單元(DICE)和2級C單元的3節(jié)點翻轉(TNU)容忍鎖存器，該鎖存器包括5個傳輸門、2個DICE和3個C單元。該鎖存器具有較小的晶體管數(shù)量，大大減小了電路的硬件開銷，實現(xiàn)低成本。每個DICE單元可用來容忍并恢復單節(jié)點翻轉，而C單元具有錯誤攔截特...