基于分段線性模型針對傳輸線脈沖瞬態(tài)干擾信號的芯片協(xié)同防護設計方法

摘要： 隨著電子設備向小型化、高密度和高速的趨勢發(fā)展，集成電路作為電子設備的基本核心單元也朝著這一方向發(fā)展，由此帶來了越來越嚴重的電磁兼容問題。其中靜電放電問題越來越引起設計者、制作者和使用者的重視。該文利用傳輸線脈沖(TLP)方法對芯片進行測試，獲取了器件在應對靜電放電干擾時的伏安特性數據?；赥LP測試數據應用分段線性建模方法構建了芯片應對靜電放電干擾的模型。該文還根據二極管的等效...