結(jié)合測(cè)試點(diǎn)質(zhì)量的混合測(cè)試點(diǎn)集合約簡(jiǎn)方法
電子學(xué)報(bào)
頁(yè)數(shù): 10 2023-03-06
摘要: 集成電路中插入測(cè)試點(diǎn)是芯片測(cè)試中不可或缺的環(huán)節(jié),其方法是通過在電路上插入一定數(shù)量的測(cè)試點(diǎn)來(lái)提高芯片的故障覆蓋率.集成電路測(cè)試是整個(gè)設(shè)計(jì)流程中不可或缺的關(guān)鍵步驟之一.為了進(jìn)一步縮短測(cè)試時(shí)間和提高芯片良品率,越來(lái)越多的國(guó)內(nèi)外學(xué)者們從事集成電路測(cè)試方法的研究.通過對(duì)插入測(cè)試點(diǎn)故障覆蓋率的HTPI(Hybrid Test Point Insertion)方法深入研究,提出了結(jié)合測(cè)試點(diǎn)質(zhì)...