基于次級緩存的SDRAM調(diào)度策略的研究
電子測量技術(shù)
頁數(shù): 6 2023-07-23
摘要: 針對卷積神經(jīng)網(wǎng)絡(luò)算法FPGA硬件加速器存在的內(nèi)存帶寬瓶頸,提出了一種基于次級緩存的行重組調(diào)度策略。通過分析SDRAM存儲(chǔ)器的性能、FPGA硬件加速原理和內(nèi)存帶寬瓶頸,建立了次級緩存機(jī)制。該機(jī)制可服務(wù)于加速過程中堆疊的訪問請求,通過合并相同Bank/Row的訪問請求,減少Active和Precharge操作的額外開銷。實(shí)驗(yàn)測試結(jié)果表明,在SC-RR調(diào)度策略下,存儲(chǔ)器的訪存時(shí)間減少...