基于解耦De-skew PLL的處理器低功耗同步間歇時(shí)鐘系統(tǒng)設(shè)計(jì)

摘要： 隨著高性能處理器集成度、面積以及工作頻率的不斷增加,時(shí)鐘動(dòng)態(tài)功耗呈指數(shù)級(jí)增加,時(shí)鐘分布不均導(dǎo)致跨時(shí)鐘域的同步開銷顯著增大,這些問題逐漸成為制約處理器能效提升的瓶頸.通常處理器核的功耗占多核處理器整體功耗超過70%,而時(shí)鐘功耗是處理器核功耗的主要組成部分.數(shù)字方式的系統(tǒng)動(dòng)態(tài)調(diào)頻DFS(Dynamic Frequency Scaling)降頻的方法需要觸發(fā)時(shí)鐘中斷例外重新配置時(shí)鐘生...