基于FPGA的高速大容量數(shù)據(jù)緩存單元設(shè)計(jì)

摘要： 針對(duì)目前信息技術(shù)快速發(fā)展,需要更快的數(shù)據(jù)傳輸與處理能力的現(xiàn)狀,對(duì)現(xiàn)存的一些產(chǎn)品中應(yīng)用的FPGA外掛DDR3的存儲(chǔ)技術(shù)進(jìn)行了改進(jìn)與優(yōu)化,該設(shè)計(jì)采用2片DDR3存儲(chǔ)器進(jìn)行緩存,每片DDR3存儲(chǔ)器作為一個(gè)獨(dú)立的通道,當(dāng)外部數(shù)據(jù)輸入到系統(tǒng)中時(shí),通過(guò)FPGA的邏輯控制,可將外部多通道采集的數(shù)據(jù)進(jìn)行分通道存儲(chǔ),然后對(duì)每個(gè)通道數(shù)據(jù)進(jìn)行通道編碼,極大地提高數(shù)據(jù)的讀入速率,同時(shí)采取乒乓讀寫(xiě)的方式...