基于ANSYS的DDR4 SDRAM信號完整性仿真方法研究

摘要： 半導體技術(shù)快速發(fā)展,雙倍數(shù)據(jù)速率同步動態(tài)隨機存取存儲器(Double Data Rata Synchronous Dynamic Random Access Memory, DDR SDRAM)的信號完整性問題已成為設計難點。
文中提出了一種基于ANSYS軟件和IBIS 5.0模型的DDR4 SDRAM信號完整性仿真方法。