可程序化邏輯門陣列

　　1 拼音

　　kě chénɡ xù huà luó jí mén zhèn liè

　　2 英文

　　FPGA, Field Programmable Gate Array

　　3 解釋

　　FPGA是“可程序化邏輯門陣列”英文縮寫。是一個(gè)含有可編輯元件的半導(dǎo)體設(shè)備，可供使用者現(xiàn)場程式化的邏輯門陣列元件。“可程序化邏輯門陣列”又稱“元件可編程邏輯門陣列”。

　　4 概要

　　目前以硬件描述語言（Verilog或VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來實(shí)現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊。

　　FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計(jì)，而且消耗更多的電能。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來改正程序中的錯(cuò)誤和更便宜的造價(jià)。廠商也可能會(huì)提供便宜的但是編輯能力差的FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的FPGA上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類似于ASIC的芯片上。在一些技術(shù)更新比較快的行業(yè)，F(xiàn)PGA幾乎是電子系統(tǒng)中的必要部件，因?yàn)樵诖笈抗┴浨?，必須迅速搶占市場，這時(shí)FPGA方便靈活的優(yōu)勢就顯得很重要。

　　5 與CPLD的比較

　　另外一種方法是用CPLD（復(fù)雜可編程邏輯器件備）。

　　早在1980年代中期，F(xiàn)PGA已經(jīng)在PLD設(shè)備中扎根。CPLD和FPGA包括了一些相對大數(shù)量的可以編輯邏輯單元。CPLD邏輯門的密度在幾千到幾萬個(gè)邏輯單元之間，而FPGA通常是在幾萬到幾百萬。

　　CPLD和FPGA的主要區(qū)別是他們的系統(tǒng)結(jié)構(gòu)。CPLD是一個(gè)有點(diǎn)限制性的結(jié)構(gòu)。這個(gè)結(jié)構(gòu)由一個(gè)或者多個(gè)可編輯的結(jié)果之和的邏輯組列和一些相對少量的鎖定的寄存器。這樣的結(jié)果是缺乏編輯靈活性，但是卻有可以預(yù)計(jì)的延遲時(shí)間和邏輯單元對連接單元高比率的優(yōu)點(diǎn)。而FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結(jié)構(gòu)卻復(fù)雜的多。

　　CPLD和FPGA另外一個(gè)區(qū)別是大多數(shù)的FPGA含有高層次的內(nèi)置模塊（比如加法器和乘法器）和內(nèi)置的存儲(chǔ)器。一個(gè)因此有關(guān)的重要區(qū)別是很多新的FPGA支持完全的或者部分的系統(tǒng)內(nèi)重新配置。允許他們的設(shè)計(jì)隨著系統(tǒng)升級或者動(dòng)態(tài)重新配置而改變。一些FPGA可以讓設(shè)備的一部分重新編輯而其他部分繼續(xù)正常運(yùn)行。 [1]

　　6 基本組成

　　SRAM - 基于靜態(tài)內(nèi)存static memory技術(shù)。系統(tǒng)內(nèi)可編程化和再程式化（re-programmable）。須要外部啟動(dòng)元件（external boot devices）. CMOS。

　　Antifuse - 可燒錄一次。通常為 CMOS。

　　PROM(OTP EPROM) - 可編程化只讀內(nèi)存技術(shù)，可燒錄一次。使用塑料封裝，無窗，不能清除內(nèi)容。

　　EPROM - 可清除可編程化只讀內(nèi)存技術(shù)，有窗，經(jīng)紫外線照射可清除內(nèi)容。

　　EEPROM - 可電氣清除可編程化只讀內(nèi)存技術(shù)，可用電氣訊號清除內(nèi)容。

　　Flash - Flash-erase EEPROM technology.

　　Fuse - 可燒錄一次。通常為 Bipolar。

　　7 廠商

　　Xilinx 和 Altera 是目前 FPGA 的領(lǐng)導(dǎo)廠商

　　Lattice Semiconductor 提供有 SRAM 以及 non-volatile, flash-based FPGAs.

　　Achronix Semiconductor 有非?？?FPGAs 在開發(fā)中

　　8 處理器技術(shù)

　　架構(gòu)

　　ISA : CISC · EDGE · EPIC · MISC · OISC · RISC · VLIW · ZISC · 哈佛結(jié)構(gòu) · 馮紐曼架構(gòu) · 4位元 · 8位元 · en:12-bit · en:16-bit · en:18-bit · en:24-bit · en:31-bit · 32位元 · en:36-bit · en:48-bit · 64位元 · en:128-bit

　　并行

　　指令管指令管線化· In-order & out-of-order execution · Register renaming · Speculative execution

　　Level Bit · Instruction · 超標(biāo)量 · Data · 任務(wù)并行

　　Threads多執(zhí)行緒· 同步多執(zhí)行緒 · 超執(zhí)行緒 · 超級線程

　　費(fèi)林分類法

　　sisd· SIMD ·misd· MIMD

　　類別

　　數(shù)位訊號處理器 · 單片機(jī) ·系統(tǒng)單芯片· 并行向量處理機(jī)

　　組件

　　算術(shù)邏輯單元 · Barrel shifter · 浮點(diǎn)運(yùn)算器 · Back-side bus · 復(fù)用器 · 多路復(fù)用器 · 暫存器 · 內(nèi)存管理單元 · 轉(zhuǎn)譯后備緩沖區(qū) · 處理器緩存 · 暫存文件 · 微程序 · 控制單元 · 時(shí)脈

　　電源管理

　　APM · ACPI · 動(dòng)態(tài)時(shí)脈調(diào)整 · 動(dòng)態(tài)電壓調(diào)整 · Clock gating

　　9 超高速計(jì)算機(jī)芯片

　　英美科學(xué)家聲稱研制出一種超高速計(jì)算機(jī)芯片，運(yùn)行速度是現(xiàn)有計(jì)算機(jī)芯片的20倍。科學(xué)界稱這是一項(xiàng)重大突破，相信在未來數(shù)年內(nèi)能帶領(lǐng)家庭計(jì)算機(jī)進(jìn)入高速新時(shí)代。

　　現(xiàn)代計(jì)算機(jī)很多都已經(jīng)內(nèi)置雙核、4核或16核處理器，但科學(xué)家成功為一部超高速計(jì)算機(jī)的中央處理器安裝了一塊1000核的芯片，名叫“可程序化邏輯門陣列”(FPGA)，這塊FPGA芯片安裝有1000塊微型電路板，變成1000個(gè)處理器，每一個(gè)處理器負(fù)責(zé)各自的任務(wù)，大大提高了計(jì)算機(jī)運(yùn)行速度。

　　進(jìn)行試驗(yàn)的時(shí)候，這塊超高速芯片平均每秒可處理約5GB數(shù)據(jù)。換句話說，它的運(yùn)行速度是現(xiàn)有計(jì)算機(jī)芯片的20倍。雖然其運(yùn)行速度快得多，但耗電量較少，更加環(huán)保。

　　英國蘇格蘭格拉斯哥大學(xué)范德鮑韋迪教授所率領(lǐng)的研究小組，聯(lián)合美國麻省大學(xué)的科研人員合作進(jìn)行了這項(xiàng)研究。范德鮑韋迪教授說，他希望在明年3月舉行的“國際應(yīng)用計(jì)算機(jī)研討會(huì)”上公布這項(xiàng)研究成果。相信在未來數(shù)年內(nèi)，F(xiàn)PGA芯片和處理器會(huì)更加普及，帶領(lǐng)家庭計(jì)算機(jī)步入更快速的年代。