協(xié)處理器

　　內(nèi)核相連

　　協(xié)處理器可以附屬于ARM處理器。一個協(xié)處理器通過擴展指令集或提供配置寄存器來擴展內(nèi)核處理功能。一個或多個協(xié)處理器可以通過協(xié)處理器接口與ARM內(nèi)核相連。

　　協(xié)處理器可以通過一組專門的、提供load-store類型接口的ARM指令來訪問。例如協(xié)處理器15（CP15），ARM處理器使用協(xié)處理器15的寄存器來控制cache、TCM和存儲器管理。

　　擴展指令集

　　協(xié)處理器也能通過提供一組專門的新指令來擴展指令集。例如，有一組專門的指令可以添加到標準ARM指令集中，以處理向量浮點（VFP）運算。

　　這些新指令是在ARM流水線的譯碼階段被處理的。如果在譯碼階段發(fā)現(xiàn)是一條協(xié)處理器指令，則把它送給相應的協(xié)處理器。如果該協(xié)處理器不存在，或不認識這條指令，則ARM認為發(fā)生了未定義指令異常。這也使得編程者可以用軟件來仿真協(xié)處理器的行為（使用未定義指令異常服務子程序）。

　　超級CPU協(xié)處理器的消亡

　　80486CPU之前有協(xié)處理器，提高浮點運算能力，那時cpu較弱才有的協(xié)處理器，現(xiàn)在速度是原來數(shù)百倍不止，pc機一般不存在協(xié)處理器了。

　　ARM 微處理器

　　ARM 微處理器可支持多達 16 個協(xié)處理器，用于各種協(xié)處理操作，在程序執(zhí)行的過程中，每個協(xié)處理器只執(zhí)行針對自身的協(xié)處理指令，忽略 ARM 處理器和其他協(xié)處理器的指令。ARM 的協(xié)處理器指令主要用于 ARM 處理器初始化 ARM 協(xié)處理器的數(shù)據(jù)處理操作，以及在ARM 處理器的寄存器和協(xié)處理器的寄存器之間傳送數(shù)據(jù)，和在 ARM 協(xié)處理器的寄存器和存儲器之間傳送數(shù)據(jù)。 ARM 協(xié)處理器指令包括以下 5 條： — CDP 協(xié)處理器數(shù)操作指令— LDC 協(xié)處理器數(shù)據(jù)加載指令— STC 協(xié)處理器數(shù)據(jù)存儲指令— MCR ARM 處理器寄存器到協(xié)處理器寄存器的數(shù)據(jù)傳送指令— MRC 協(xié)處理器寄存器到ARM 處理器寄存器的數(shù)據(jù)傳送指令

　　ARM協(xié)處理器包括以下5條：

　　CDP:協(xié)處理器數(shù)據(jù)操作指令。

　　LDC:協(xié)處理器數(shù)據(jù)加載指令。

　　STC:協(xié)處理器數(shù)據(jù)存儲指令。

　　MCR:ARM處理器寄存器到協(xié)處理器寄存器的數(shù)據(jù)傳送指令。

　　MRC:協(xié)處理器寄存器到ARM處理器寄存器的數(shù)據(jù)傳送指令